随着智能体、物理AI等新的AI范式重塑计算产业格局，单位Token能耗、单位Token成本、快速适配、按需扩展成为衡量算力系统的新标尺。RISC-V架构凭借精简、开放、模块化优势，被视为AI时代的计算底座。
作为RISC-V架构芯片提供商，奕斯伟计算率先提出“RISC-V+AI”技术路线，构建了模块化、软硬件深度耦合的RISC-V+AI算力底座，并通过RISAA（RISC-V+AI）生态技术平台、RDI（RISC-V数字基础设施）产业概念促进RISC-V AI生态发展。奕斯伟计算高级副总裁、CTO何宁向《中国电子报》指出，RISC-V要在AI时代真正释放潜力，既要将AI算力从芯片架构“外挂”内化为原生能力，也要让生态参与者在真实的商业闭环中共享成长红利。
构建算力底座：三大能力
锻造RISC-V+AI底层原生技术
相比传统计算，AI计算以海量并行张量运算、数据流驱动为核心特征，推动芯片设计理念从通用计算向异构融合演进。AI算力不再是芯片的“外挂”模块，而要成为芯片架构的内生能力。
而奕斯伟计算之所以提出“RISC-V+AI”的技术路线，是为了将AI软件栈、加速单元等能力，与RISC-V指令集开放、模块化、可定制的先天优势结合起来，共同内化为底层原生能力，以构建统一的RISC-V+AI算力底座，打造贯通云、边、端大模型推理的算力引擎。
何宁向记者介绍，奕斯伟计算的“RISC-V+AI”技术底座包含三个差异化能力：其一，依托端侧MCU到云端推理卡的产品矩阵，构建统一指令集基座和软件工具链，提高应用代码及模型部署流程在不同产品间的可迁移性，减少重复适配工作；其二，通过软硬协同深度定制，灵活裁剪或增强向量、矩阵加速单元，配合自研编译器与算子库联合调优，实现领先的单位Token能耗和单位Token成本；其三，面向机器人、智能汽车等新兴场景，打造“计算+感知+互联+驱动”一体化SoC解决方案。
从底层支撑这一技术底座的，是高度模块化的软硬件技术平台。奕斯伟计算已拥有590余个IP模块、20余款RISC-V内核，并将基础软件、专用软件、工具链等“打包”为软件构建模块。研发人员可将包含RISC-V处理核心、神经处理核心的IP模块直接集成到硬件设计中，图像处理、电源管理等专用功能则由相应IP模块承担。这种模块化设计使软硬件组件可在不同项目间快速复用，更好地适应AI算法快速更迭的需求。
助力RISC-V+AI生态：开源
与商用双轮驱动做大产业版图
芯片架构竞争的本质是生态之争。足够完善的生态，才能吸引开发者基于芯片架构进行软件和应用适配，进而吸引客户采用或迁移。
成立至今，奕斯伟计算一直致力于构建RISC-V+AI生态。2024年，奕斯伟计算推出RISAA生态技术平台，将RISC-V、专用IP模块、开放式软件工具相结合，使开发者能够快速开发满足定制化需求的芯片、芯片组及板卡。此外，奕斯伟计算提出RISC-V数字基础设施（RDI）产业概念，与生态链伙伴们一起推动RISC-V从幕后走向台前，拓展市场空间。
何宁表示，在助力RISC-V AI生态建设方面，奕斯伟计算以“开源共建”与“商业落地”双轮驱动：一方面，持续推动开源开放与生态协同，联合产业伙伴共建基于RISC-V架构的AI算子库，完善编译器后端与模型部署工具链，降低向RISC-V迁移的门槛；另一方面，以实际场景驱动生态成熟，聚焦智能终端、边缘计算、云端推理等万亿级市场，携手客户打造可复制的“RISC-V+AI”落地样板。
迈向智能体未来：通用计算
与智能计算同时发力
与大模型主要依赖GPU算力不同，智能体高度依赖CPU进行任务调度、编排与数据流转，为RISC-V架构的CPU提供了良好的入场机会。
面向智能体的算力需求，奕斯伟计算将围绕“理解”与“执行”两大需求，在通用计算和智能计算方向同时发力。在通用计算方向，持续提升RISC-V CPU核的性能、能效与实时处理能力，为智能体的逻辑决策与任务编排提供高可靠通用算力；在智能计算方向，通过CPU与AI加速器的异构集成，针对智能体高频算子进行指令级定制优化，提升推理与多模态交互效率。
“我们将着力加强与操作系统、AI框架、大模型算法厂商的深度合作，构建从芯片到智能体应用的软件工具链，联合推动智能体场景的统一部署规范，让开发者能够以极低门槛调用RISC-V算力，加速智能体的规模化落地。”何宁表示。