Tenstorrent发布高性能RISC-V CPU IP

本报讯 记者许子皓报道：近日，美国AI芯片初创企业Tenstorrent在上海举办的TT Blueprint China技术峰会上，正式发布其高性能RISC-V CPU IP。

Tenstorrent CEO Jim Keller表示，公司已建立了全栈软硬件方案，通过开源软件让开发者更便利地开发属于自己的RISC-V高性能处理器。

RISC-V是一种开源指令集架构（ISA）规范，正在全球范围内被广泛采用。Tenstorrent发布的TT-Ascalon CPU进一步填补了RISC-V在高端计算领域的空白。该产品通过了业界标准SPECCPU基准测试验证，单核性能达到22SPECint 2006/GHz、>2.3SPECint 2017/GHz和>3.6SPECfp 2017/GHz，在Samsung SF4X工艺节点下可实现超过2.5GHz主频。

Tenstorrent发言人告诉《中国电子报》记者：“TT-Ascalon CPU的性能水平大致相当于Arm Neoverse第二代到第三代产品，更接近第三代，SPECint分数区间为18~21，展现出与主流架构直接竞争的实力。”

此外，Ascalon完全兼容RVA23规范，集成高性能RVV1.0矢量引擎，支持硬件虚拟化、先进内存管理和高级中断架构，同时具备侧信道攻击防护等安全特性与RAS能力。其产品家族具有高度可调性，基于Ascalon X可衍生出Ascalon U、Ascalon S和Ascalon H等不同定位产品，其中Ascalon S性能对标ArmCortex-A78，另有面向实时处理的小核产品同步发展，应用场景覆盖服务器、AI基础设施、汽车HPC及ADAS等关键领域。

目前，Ascalon已经全面支持GCC、LLVM和Qemu工具链并完成上游合入，开发者可立即部署使用。Tenstorrent通过Innovation License（创新授权）计划，允许合作伙伴基于该技术进行定制修改与持续优化。根据产品路线图，未来迭代产品将实现每年10%~15%的性能提升，同时优化功耗与面积，持续巩固高性能计算领域竞争力。

此外，在汽车领域，Tenstorrent与AutoCore宣布达成战略合作。AutoCore将以其旗舰产品AutoCore.OS赋能TT-Ascalon，为全球汽车主机厂（OEM）提供可扩展、开放标准的架构解决方案。具身智能方面，Tenstorrent的RISC-V CPU IP与CoreLab Technology的高能效IP及SoC解决方案深度融合，推出了能够满足机器人及汽车系统严苛AI计算需求的开放架构计算平台“Atlantis”。

CoreLab Technology董事长吴雄昂（Allen Wu）在接受《中国电子报》记者采访时表示：“产业发展必须契合趋势，RISC-V过去没有成功，是技术和生态两方面都没有成熟，而AI的爆发为RISC-V带来了历史性机遇，开放架构是技术革命的核心驱动力，RISC-V正凭借开放性打破封闭生态的桎梏，在AI时代拥有无限潜力。”