11月23日，上海合见工业软件集团有限公司总经理徐昀在第二十二届中国国际半导体博览会（IC China 2025）同期举办的第七届全球IC企业家大会上表示，中美智算竞赛中，中国芯可通过超节点组网完成性能超越，多级互联将促进中国智算芯片快速发展。
“其实，中国的智算发展仍面临诸多挑战。受地缘政治的影响，国内半导体企业在先进工艺、高带宽存储器（HBM）、设计工具、针对超算和智算的芯片等方面受到限制。”徐昀坦言，“解决方案主要是通过堆叠和互联达到更大的算力。”
中美智算芯片存在多方面的差别。从代表企业来看，北美智算芯片玩家以英伟达、AMD、英特尔三大家为首，国内则是以华为、寒武纪、海光为首，各家在芯片或算法上都有各自的优势；从工艺制程来看，中国和美国大概差两代工艺，美国工艺甚至快到2nm；从单颗芯片的算力来看，国内芯片算力大概是北美芯片算力的30%，同时受工艺限制，国内芯片的内存和带宽、容量只能达到北美芯片的40%~70%。但在超节点组网后的性能指标对比中，中国芯则实现了性能超越——384卡组网后算力（FP16）可达到300 PFLOPS，是北美72卡组网方案的1.7倍；组网后内存容量更是达到北美方案的3.6倍，Scale-Up带宽（Tb/s）达2.1倍。
徐昀指出，目前中国智算芯片设计主要面临三大痛点：一是先进工艺受限，并影响了芯片面积、存储颗粒等；二是智算Scale-Up组网设计、验证及生态需要支持，智算互联尤其Scale-Up相关标准协议迅速发展且复杂多变，为智算芯片客户的组网设计开发、验证以及未来芯片集群生态适配落地等增加了相当的难度；三是芯片良率亟待提升，智算芯片开发涉及的工具链广度与复杂度提升，导致一次流片成功及芯片良率提升面临巨大压力。
“中国芯可通过超节点组网完成性能超越，多级互联将促进中国智算芯片快速发展。”徐昀表示。她指出，多级互联包括芯片内Die-to-Die的互联、板内Chip-to-Chip的互联，服务器内多卡互联，超节点互联等。“比如超节点互联，无论是在国内，还是在国际上都有各种协议，我们现在也在尝试对各种协议的支持。”徐昀说道。
合见工软针对智算芯片的一站式解决方案在设计方面，构建了完整多工艺平台IP解决方案；在验证方面，打造了面向智算超节点互联组网的、从芯片级到系统级的全方位验证平台；在封测方面，能够提供良率提升与先进封装协同设计服务，并能提供从原型到生产的系统级服务、可测性设计服务、后端实现服务、组网测试与认证等定制化服务。
据悉，合见工软是国内率先实现为高性能智算芯片设计提供“EDA+IP+系统级”联合解决方案的工具供应商。公司发布的创新产品涵盖了数字验证全新硬件平台、DFT全流程工具、PCB板级设计工具以及高速接口IP解决方案等多个领域。在UCIe技术领域，合见工软实现了国产首个跨工艺节点的互连验证。在Chiplet互联IP领域，合见工软重点开发了UCIe（Universal Chiplet Interconnect Express）和HiPi（High Performance IP）接口IP，支持多芯片拼接技术。这一布局针对国内先进制程工艺受限的现状，通过Chiplet技术提升单芯片算力，同时满足高性能互联需求。
自成立至今短短五年时间内，合见工软已在国内积累了300多家客户，国内主要的AI客户，包括HPC、GPU、5G、AUTO等智算领域客户大部分都采用了合见工软的产品。目前，合见工软已开始进入亚太市场，产品性能接近国际标杆。
“合见工软在正确的时间踏入了一个正确的领域。可以看到，AI时代，中国智算产业跑出了‘加速度’，我们希望未来能够把支撑工作做得更好，能够完全支持国内智算芯片和智算系统的快速发展。”徐昀表示。